马尔登（英国埃塞克斯郡马尔登），2020年11月30日-CML Microcircuits欣然宣布推出具有压控振荡器（VCO）的完全集成式小数N）射频合成器CMX940可以实现低功耗低功耗单芯片解决方案可实现相位噪声和出色的杂散噪声性能。 CMX940已经超越了业界设定的性能要求标准，并且可以实现新一代的专用移动无线电（PMR），数据调制解调器，航海无线电和其他无线系统。
为了通过低功耗解决方案实现高性能和高灵活性，CML采用了具有高度可配置参考路径的双环路架构，其中包括独立的锁相环（PLL）和VCO，以最大程度地减小接近相位噪声（闭环相位噪声），并减少整数和分数边界杂散噪声。管理相位噪声和杂散噪声性能对于满足包括ETSI在内的国际标准（例如EN 300 113和EN 300 086）非常重要，这是窄带通信系统的强制性无线电标准。
CMX940包含许多设计创新，其中一项是近乎无噪声的时钟乘法器技术，可提供满足这些严格标准所需的高性能。 CMX940可以产生49 MHz至2040 MHz连续频率范围内的RF信号，并具有双路单端RF输出，以支持接收器（Rx）和发送器（Tx）子系统。
只有一个外部环路滤波器和一个时钟基准才能实现紧凑和高质量的本地振荡器（LO）。用于这些应用的许多其他合成器都基于锁相环IC。
为了实现压控振荡器，需要大量外部分立元件，这将占用宝贵的PCB空间。 CML的新解决方案旨在通过更高的芯片集成度来减少组件数量和电路板面积，消除VCO容差问题，并加快产品上市时间。
在500MHz载波频率下，当失调为12.5kHz时，典型的相位噪声为-124dBc / Hz，杂散噪声优于-75dBc。 CMX940的工作电压为3.0V〜3.6V，根据设备配置的不同，其电流消耗在23mA〜64mA之间，因此，它是便携式设备和电池供电应用的理想选择。
为了通过低功耗解决方案实现高性能和高灵活性，CML采用了具有高度可配置参考路径的双环路架构，其中包括独立的锁相环（PLL）和VCO，以最大程度地减小接近相位噪声（闭环相位噪声），并减少整数和分数边界杂散噪声。管理相位噪声和杂散噪声性能对于满足包括ETSI在内的国际标准（例如EN 300 113和EN 300 086）非常重要，这是窄带通信系统的强制性无线电标准。
CMX940包含许多设计创新，其中一项是近乎无噪声的时钟乘法器技术，可提供满足这些严格标准所需的高性能。 CMX940可以产生49 MHz至2040 MHz连续频率范围内的RF信号，并具有双路单端RF输出，以支持接收器（Rx）和发送器（Tx）子系统。
只有一个外部环路滤波器和一个时钟基准才能实现紧凑和高质量的本地振荡器（LO）。用于这些应用的许多其他合成器都基于锁相环IC。
为了实现压控振荡器，需要大量外部分立元件，这将占用宝贵的PCB空间。 CML的新解决方案旨在通过更高的芯片集成度来减少组件数量和电路板面积，消除VCO容差问题，并加快产品上市时间。
在500MHz载波频率下，当失调为12.5kHz时，典型的相位噪声为-124dBc / Hz，杂散噪声优于-75dBc。 CMX940的工作电压为3.0V〜3.6V，根据设备配置的不同，其电流消耗在23mA〜64mA之间，因此，它是便携式设备和电池供电应用的理想选择。